Makefile for f3 lib added. Gpio.c and rcc.c also in.
This commit is contained in:
Federico Ruiz Ugalde
Piotr Esden-Tempski
parent
67c979e5fa
commit
b8764d0214
43
lib/stm32/f3/Makefile
Normal file
43
lib/stm32/f3/Makefile
Normal file
@ -0,0 +1,43 @@
|
|||||||
|
##
|
||||||
|
## This file is part of the libopencm3 project.
|
||||||
|
##
|
||||||
|
## Copyright (C) 2009 Uwe Hermann <uwe@hermann-uwe.de>
|
||||||
|
##
|
||||||
|
## This library is free software: you can redistribute it and/or modify
|
||||||
|
## it under the terms of the GNU Lesser General Public License as published by
|
||||||
|
## the Free Software Foundation, either version 3 of the License, or
|
||||||
|
## (at your option) any later version.
|
||||||
|
##
|
||||||
|
## This library is distributed in the hope that it will be useful,
|
||||||
|
## but WITHOUT ANY WARRANTY; without even the implied warranty of
|
||||||
|
## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
||||||
|
## GNU Lesser General Public License for more details.
|
||||||
|
##
|
||||||
|
## You should have received a copy of the GNU Lesser General Public License
|
||||||
|
## along with this library. If not, see <http://www.gnu.org/licenses/>.
|
||||||
|
##
|
||||||
|
|
||||||
|
LIBNAME = libopencm3_stm32f3
|
||||||
|
|
||||||
|
PREFIX ?= arm-none-eabi
|
||||||
|
# PREFIX ?= arm-elf
|
||||||
|
CC = $(PREFIX)-gcc
|
||||||
|
AR = $(PREFIX)-ar
|
||||||
|
CFLAGS = -Os -g \
|
||||||
|
-Wall -Wextra -Wimplicit-function-declaration \
|
||||||
|
-Wredundant-decls -Wmissing-prototypes -Wstrict-prototypes \
|
||||||
|
-Wundef -Wshadow \
|
||||||
|
-I../../../include -fno-common \
|
||||||
|
-mcpu=cortex-m4 -mthumb -mfloat-abi=hard -mfpu=fpv4-sp-d16 \
|
||||||
|
-Wstrict-prototypes \
|
||||||
|
-ffunction-sections -fdata-sections -MD -DSTM32F3
|
||||||
|
# ARFLAGS = rcsv
|
||||||
|
ARFLAGS = rcs
|
||||||
|
|
||||||
|
OBJS = rcc.o gpio.o
|
||||||
|
|
||||||
|
OBJS += gpio_common_all.o gpio_common_f234.o
|
||||||
|
|
||||||
|
VPATH += ../../usb:../:../../cm3:../common
|
||||||
|
|
||||||
|
include ../../Makefile.include
|
||||||
144
lib/stm32/f3/gpio.c
Normal file
144
lib/stm32/f3/gpio.c
Normal file
@ -0,0 +1,144 @@
|
|||||||
|
/*
|
||||||
|
* This file is part of the libopencm3 project.
|
||||||
|
*
|
||||||
|
* Copyright (C) 2011 Fergus Noble <fergusnoble@gmail.com>
|
||||||
|
* Modified by 2013 Fernando Cortes <fernando.corcam@gmail.com> (stm32f3)
|
||||||
|
* Modified by 2013 Guillermo Rivera <memogrg@gmail.com> (stm32f3)
|
||||||
|
*
|
||||||
|
* This library is free software: you can redistribute it and/or modify
|
||||||
|
* it under the terms of the GNU Lesser General Public License as published by
|
||||||
|
* the Free Software Foundation, either version 3 of the License, or
|
||||||
|
* (at your option) any later version.
|
||||||
|
*
|
||||||
|
* This library is distributed in the hope that it will be useful,
|
||||||
|
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
||||||
|
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
||||||
|
* GNU Lesser General Public License for more details.
|
||||||
|
*
|
||||||
|
* You should have received a copy of the GNU Lesser General Public License
|
||||||
|
* along with this library. If not, see <http://www.gnu.org/licenses/>.
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <libopencm3/stm32/f3/gpio.h>
|
||||||
|
|
||||||
|
void gpio_mode_setup(uint32_t gpioport, uint8_t mode, uint8_t pull_up_down, uint16_t gpios)
|
||||||
|
{
|
||||||
|
uint16_t i;
|
||||||
|
uint32_t moder, pupd;
|
||||||
|
|
||||||
|
/*
|
||||||
|
* We want to set the config only for the pins mentioned in gpios,
|
||||||
|
* but keeping the others, so read out the actual config first.
|
||||||
|
*/
|
||||||
|
moder = GPIO_MODER(gpioport);
|
||||||
|
pupd = GPIO_PUPDR(gpioport);
|
||||||
|
|
||||||
|
for (i = 0; i < 16; i++) {
|
||||||
|
if (!((1 << i) & gpios))
|
||||||
|
continue;
|
||||||
|
|
||||||
|
moder &= ~GPIO_MODE_MASK(i);
|
||||||
|
moder |= GPIO_MODE(i, mode);
|
||||||
|
pupd &= ~GPIO_PUPD_MASK(i);
|
||||||
|
pupd |= GPIO_PUPD(i, pull_up_down);
|
||||||
|
}
|
||||||
|
|
||||||
|
/* Set mode and pull up/down control registers. */
|
||||||
|
GPIO_MODER(gpioport) = moder;
|
||||||
|
GPIO_PUPDR(gpioport) = pupd;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_set_output_options(uint32_t gpioport, uint8_t otype, uint8_t speed, uint16_t gpios)
|
||||||
|
{
|
||||||
|
uint16_t i;
|
||||||
|
uint32_t ospeedr;
|
||||||
|
|
||||||
|
if (otype == 0x1)
|
||||||
|
GPIO_OTYPER(gpioport) |= gpios;
|
||||||
|
else
|
||||||
|
GPIO_OTYPER(gpioport) &= ~gpios;
|
||||||
|
|
||||||
|
ospeedr = GPIO_OSPEEDR(gpioport);
|
||||||
|
|
||||||
|
for (i = 0; i < 16; i++) {
|
||||||
|
if (!((1 << i) & gpios))
|
||||||
|
continue;
|
||||||
|
ospeedr &= ~GPIO_OSPEED_MASK(i);
|
||||||
|
ospeedr |= GPIO_OSPEED(i, speed);
|
||||||
|
}
|
||||||
|
|
||||||
|
GPIO_OSPEEDR(gpioport) = ospeedr;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_set_af(uint32_t gpioport, uint8_t alt_func_num, uint16_t gpios)
|
||||||
|
{
|
||||||
|
uint16_t i;
|
||||||
|
uint32_t afrl, afrh;
|
||||||
|
|
||||||
|
afrl = GPIO_AFRL(gpioport);
|
||||||
|
afrh = GPIO_AFRH(gpioport);
|
||||||
|
|
||||||
|
for (i = 0; i < 8; i++) {
|
||||||
|
if (!((1 << i) & gpios))
|
||||||
|
continue;
|
||||||
|
afrl &= ~GPIO_AFR_MASK(i);
|
||||||
|
afrl |= GPIO_AFR(i, alt_func_num);
|
||||||
|
}
|
||||||
|
|
||||||
|
for (i = 8; i < 16; i++) {
|
||||||
|
if (!((1 << i) & gpios))
|
||||||
|
continue;
|
||||||
|
afrl &= ~GPIO_AFR_MASK(i - 8);
|
||||||
|
afrh |= GPIO_AFR(i - 8, alt_func_num);
|
||||||
|
}
|
||||||
|
|
||||||
|
GPIO_AFRL(gpioport) = afrl;
|
||||||
|
GPIO_AFRH(gpioport) = afrh;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_set(uint32_t gpioport, uint16_t gpios)
|
||||||
|
{
|
||||||
|
GPIO_BSRR(gpioport) = gpios;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_clear(uint32_t gpioport, uint16_t gpios)
|
||||||
|
{
|
||||||
|
GPIO_BSRR(gpioport) = gpios << 16;
|
||||||
|
}
|
||||||
|
|
||||||
|
uint16_t gpio_get(uint32_t gpioport, uint16_t gpios)
|
||||||
|
{
|
||||||
|
return gpio_port_read(gpioport) & gpios;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_toggle(uint32_t gpioport, uint16_t gpios)
|
||||||
|
{
|
||||||
|
GPIO_ODR(gpioport) ^= gpios;
|
||||||
|
}
|
||||||
|
|
||||||
|
uint16_t gpio_port_read(uint32_t gpioport)
|
||||||
|
{
|
||||||
|
return (uint16_t)GPIO_IDR(gpioport);
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_port_write(uint32_t gpioport, uint16_t data)
|
||||||
|
{
|
||||||
|
GPIO_ODR(gpioport) = data;
|
||||||
|
}
|
||||||
|
|
||||||
|
void gpio_port_config_lock(uint32_t gpioport, uint16_t gpios)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
/* Special "Lock Key Writing Sequence", see datasheet. */
|
||||||
|
GPIO_LCKR(gpioport) = GPIO_LCKK | gpios; /* Set LCKK. */
|
||||||
|
GPIO_LCKR(gpioport) = ~GPIO_LCKK & gpios; /* Clear LCKK. */
|
||||||
|
GPIO_LCKR(gpioport) = GPIO_LCKK | gpios; /* Set LCKK. */
|
||||||
|
reg32 = GPIO_LCKR(gpioport); /* Read LCKK. */
|
||||||
|
reg32 = GPIO_LCKR(gpioport); /* Read LCKK again. */
|
||||||
|
|
||||||
|
/* Tell the compiler the variable is actually used. It will get optimized out anyways. */
|
||||||
|
reg32 = reg32;
|
||||||
|
|
||||||
|
/* If (reg32 & GPIO_LCKK) is true, the lock is now active. */
|
||||||
|
}
|
||||||
425
lib/stm32/f3/rcc.c
Normal file
425
lib/stm32/f3/rcc.c
Normal file
@ -0,0 +1,425 @@
|
|||||||
|
/*
|
||||||
|
* This file is part of the libopencm3 project.
|
||||||
|
*
|
||||||
|
* Copyright (C) 2009 Federico Ruiz-Ugalde <memeruiz at gmail dot com>
|
||||||
|
* Copyright (C) 2009 Uwe Hermann <uwe@hermann-uwe.de>
|
||||||
|
* Copyright (C) 2010 Thomas Otto <tommi@viadmin.org>
|
||||||
|
* Modified by 2013 Fernando Cortes <fernando.corcam@gmail.com> (stm32f3)
|
||||||
|
* Modified by 2013 Guillermo Rivera <memogrg@gmail.com> (stm32f3)
|
||||||
|
*
|
||||||
|
* This library is free software: you can redistribute it and/or modify
|
||||||
|
* it under the terms of the GNU Lesser General Public License as published by
|
||||||
|
* the Free Software Foundation, either version 3 of the License, or
|
||||||
|
* (at your option) any later version.
|
||||||
|
*
|
||||||
|
* This library is distributed in the hope that it will be useful,
|
||||||
|
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
||||||
|
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
||||||
|
* GNU Lesser General Public License for more details.
|
||||||
|
*
|
||||||
|
* You should have received a copy of the GNU Lesser General Public License
|
||||||
|
* along with this library. If not, see <http://www.gnu.org/licenses/>.
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <libopencm3/cm3/assert.h>
|
||||||
|
#include <libopencm3/stm32/f3/rcc.h>
|
||||||
|
#include <libopencm3/stm32/f3/pwr.h>
|
||||||
|
#include <libopencm3/stm32/f3/flash.h>
|
||||||
|
|
||||||
|
/* Set the default ppre1 and ppre2 peripheral clock frequencies after reset. */
|
||||||
|
uint32_t rcc_ppre1_frequency = 8000000;
|
||||||
|
uint32_t rcc_ppre2_frequency = 8000000;
|
||||||
|
|
||||||
|
const clock_scale_t hsi_8mhz[CLOCK_END] =
|
||||||
|
{
|
||||||
|
{ /* 44MHz */
|
||||||
|
.pll= RCC_CFGR_PLLMUL_PLL_IN_CLK_X11,
|
||||||
|
.pllsrc = RCC_CFGR_PLLSRC_HSI_DIV2,
|
||||||
|
.hpre = RCC_CFGR_HPRE_DIV_NONE,
|
||||||
|
.ppre1 = RCC_CFGR_PPRE1_DIV_2,
|
||||||
|
.ppre2 = RCC_CFGR_PPRE2_DIV_NONE,
|
||||||
|
.power_save = 1,
|
||||||
|
.flash_config = FLASH_PRFTBE | FLASH_LATENCY_2WS,
|
||||||
|
.apb1_frequency = 22000000,
|
||||||
|
.apb2_frequency = 44000000,
|
||||||
|
},
|
||||||
|
{ /* 64MHz */
|
||||||
|
.pll= RCC_CFGR_PLLMUL_PLL_IN_CLK_X16,
|
||||||
|
.pllsrc = RCC_CFGR_PLLSRC_HSI_DIV2,
|
||||||
|
.hpre = RCC_CFGR_HPRE_DIV_NONE,
|
||||||
|
.ppre1 = RCC_CFGR_PPRE1_DIV_2,
|
||||||
|
.ppre2 = RCC_CFGR_PPRE2_DIV_NONE,
|
||||||
|
.power_save = 1,
|
||||||
|
.flash_config = FLASH_PRFTBE| FLASH_LATENCY_3WS,
|
||||||
|
.apb1_frequency = 32000000,
|
||||||
|
.apb2_frequency = 64000000,
|
||||||
|
}
|
||||||
|
};
|
||||||
|
|
||||||
|
void rcc_osc_ready_int_clear(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
RCC_CIR |= RCC_CIR_PLLRDYC;
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
RCC_CIR |= RCC_CIR_HSERDYC;
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
RCC_CIR |= RCC_CIR_HSIRDYC;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_CIR |= RCC_CIR_LSERDYC;
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
RCC_CIR |= RCC_CIR_LSIRDYC;
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_ready_int_enable(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
RCC_CIR |= RCC_CIR_PLLRDYIE;
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
RCC_CIR |= RCC_CIR_HSERDYIE;
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
RCC_CIR |= RCC_CIR_HSIRDYIE;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_CIR |= RCC_CIR_LSERDYIE;
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
RCC_CIR |= RCC_CIR_LSIRDYIE;
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_ready_int_disable(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
RCC_CIR &= ~RCC_CIR_PLLRDYIE;
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
RCC_CIR &= ~RCC_CIR_HSERDYIE;
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
RCC_CIR &= ~RCC_CIR_HSIRDYIE;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_CIR &= ~RCC_CIR_LSERDYIE;
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
RCC_CIR &= ~RCC_CIR_LSIRDYIE;
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
int rcc_osc_ready_int_flag(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
return ((RCC_CIR & RCC_CIR_PLLRDYF) != 0);
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
return ((RCC_CIR & RCC_CIR_HSERDYF) != 0);
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
return ((RCC_CIR & RCC_CIR_HSIRDYF) != 0);
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
return ((RCC_CIR & RCC_CIR_LSERDYF) != 0);
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
return ((RCC_CIR & RCC_CIR_LSIRDYF) != 0);
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
|
||||||
|
cm3_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_css_int_clear(void)
|
||||||
|
{
|
||||||
|
RCC_CIR |= RCC_CIR_CSSC;
|
||||||
|
}
|
||||||
|
|
||||||
|
int rcc_css_int_flag(void)
|
||||||
|
{
|
||||||
|
return ((RCC_CIR & RCC_CIR_CSSF) != 0);
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_wait_for_osc_ready(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
while ((RCC_CR & RCC_CR_PLLRDY) == 0);
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
while ((RCC_CR & RCC_CR_HSERDY) == 0);
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
while ((RCC_CR & RCC_CR_HSIRDY) == 0);
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
while ((RCC_BDCR & RCC_BDCR_LSERDY) == 0);
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
while ((RCC_CSR & RCC_CSR_LSIRDY) == 0);
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
void rcc_wait_for_osc_not_ready(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
while ((RCC_CR & RCC_CR_PLLRDY) != 0);
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
while ((RCC_CR & RCC_CR_HSERDY) != 0);
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
while ((RCC_CR & RCC_CR_HSIRDY) != 0);
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
while ((RCC_BDCR & RCC_BDCR_LSERDY) != 0);
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
while ((RCC_CSR & RCC_CSR_LSIRDY) != 0);
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_wait_for_sysclk_status(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
while ((RCC_CFGR & ((1 << 1) | (1 << 0))) != RCC_CFGR_SWS_PLL);
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
while ((RCC_CFGR & ((1 << 1) | (1 << 0))) != RCC_CFGR_SWS_HSE);
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
while ((RCC_CFGR & ((1 << 1) | (1 << 0))) != RCC_CFGR_SWS_HSI);
|
||||||
|
break;
|
||||||
|
default:
|
||||||
|
/* Shouldn't be reached. */
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_on(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
RCC_CR |= RCC_CR_PLLON;
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
RCC_CR |= RCC_CR_HSEON;
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
RCC_CR |= RCC_CR_HSION;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_BDCR |= RCC_BDCR_LSEON;
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
RCC_CSR |= RCC_CSR_LSION;
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_off(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case PLL:
|
||||||
|
RCC_CR &= ~RCC_CR_PLLON;
|
||||||
|
break;
|
||||||
|
case HSE:
|
||||||
|
RCC_CR &= ~RCC_CR_HSEON;
|
||||||
|
break;
|
||||||
|
case HSI:
|
||||||
|
RCC_CR &= ~RCC_CR_HSION;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_BDCR &= ~RCC_BDCR_LSEON;
|
||||||
|
break;
|
||||||
|
case LSI:
|
||||||
|
RCC_CSR &= ~RCC_CSR_LSION;
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_css_enable(void)
|
||||||
|
{
|
||||||
|
RCC_CR |= RCC_CR_CSSON;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_css_disable(void)
|
||||||
|
{
|
||||||
|
RCC_CR &= ~RCC_CR_CSSON;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_bypass_enable(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case HSE:
|
||||||
|
RCC_CR |= RCC_CR_HSEBYP;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_BDCR |= RCC_BDCR_LSEBYP;
|
||||||
|
break;
|
||||||
|
case PLL:
|
||||||
|
case HSI:
|
||||||
|
case LSI:
|
||||||
|
/* Do nothing, only HSE/LSE allowed here. */
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_osc_bypass_disable(osc_t osc)
|
||||||
|
{
|
||||||
|
switch (osc) {
|
||||||
|
case HSE:
|
||||||
|
RCC_CR &= ~RCC_CR_HSEBYP;
|
||||||
|
break;
|
||||||
|
case LSE:
|
||||||
|
RCC_BDCR &= ~RCC_BDCR_LSEBYP;
|
||||||
|
break;
|
||||||
|
case PLL:
|
||||||
|
case HSI:
|
||||||
|
case LSI:
|
||||||
|
/* Do nothing, only HSE/LSE allowed here. */
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_peripheral_enable_clock(volatile uint32_t *reg, uint32_t en)
|
||||||
|
{
|
||||||
|
*reg |= en;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_peripheral_disable_clock(volatile uint32_t *reg, uint32_t en)
|
||||||
|
{
|
||||||
|
*reg &= ~en;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_peripheral_reset(volatile uint32_t *reg, uint32_t reset)
|
||||||
|
{
|
||||||
|
*reg |= reset;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_peripheral_clear_reset(volatile uint32_t *reg, uint32_t clear_reset)
|
||||||
|
{
|
||||||
|
*reg &= ~clear_reset;
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_set_sysclk_source(uint32_t clk)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
reg32 = RCC_CFGR;
|
||||||
|
reg32 &= ~((1 << 1) | (1 << 0));
|
||||||
|
RCC_CFGR = (reg32 | clk);
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_set_pll_source(uint32_t pllsrc)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
reg32 = RCC_CFGR;
|
||||||
|
reg32 &= ~RCC_CFGR_PLLSRC;
|
||||||
|
RCC_CFGR = (reg32 | (pllsrc << 16));
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_set_ppre2(uint32_t ppre2)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
reg32 = RCC_CFGR;
|
||||||
|
reg32 &= ~((1 << 13) | (1 << 14) | (1 << 15));
|
||||||
|
RCC_CFGR = (reg32 | (ppre2 << 11));
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_set_ppre1(uint32_t ppre1)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
reg32 = RCC_CFGR;
|
||||||
|
reg32 &= ~((1 << 10) | (1 << 11) | (1 << 12));
|
||||||
|
RCC_CFGR = (reg32 | (ppre1 << 8));
|
||||||
|
}
|
||||||
|
|
||||||
|
void rcc_set_hpre(uint32_t hpre)
|
||||||
|
{
|
||||||
|
uint32_t reg32;
|
||||||
|
|
||||||
|
reg32 = RCC_CFGR;
|
||||||
|
reg32 &= ~((1 << 4) | (1 << 5) | (1 << 6) | (1 << 7));
|
||||||
|
RCC_CFGR = (reg32 | (hpre << 4));
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
void rcc_set_main_pll_hsi(uint32_t pll)
|
||||||
|
{
|
||||||
|
RCC_CFGR = (~RCC_CFGR_PLLMUL_MASK & RCC_CFGR) | (pll << RCC_CFGR_PLLMUL_SHIFT);
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
uint32_t rcc_system_clock_source(void)
|
||||||
|
{
|
||||||
|
/* Return the clock source which is used as system clock. */
|
||||||
|
return ((RCC_CFGR & 0x000c) >> 2);
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
void rcc_clock_setup_hsi(const clock_scale_t *clock)
|
||||||
|
{
|
||||||
|
/* Enable internal high-speed oscillator. */
|
||||||
|
rcc_osc_on(HSI);
|
||||||
|
rcc_wait_for_osc_ready(HSI);
|
||||||
|
/* Select HSI as SYSCLK source. */
|
||||||
|
rcc_set_sysclk_source(RCC_CFGR_SW_HSI); //se cayo
|
||||||
|
rcc_wait_for_sysclk_status(HSI);
|
||||||
|
|
||||||
|
rcc_osc_off(PLL);
|
||||||
|
rcc_wait_for_osc_not_ready(PLL);
|
||||||
|
rcc_set_pll_source(clock->pllsrc);
|
||||||
|
rcc_set_main_pll_hsi(clock->pll);
|
||||||
|
/* Enable PLL oscillator and wait for it to stabilize. */
|
||||||
|
rcc_osc_on(PLL);
|
||||||
|
rcc_wait_for_osc_ready(PLL);
|
||||||
|
/*
|
||||||
|
* Set prescalers for AHB, ADC, ABP1, ABP2.
|
||||||
|
* Do this before touching the PLL (TODO: why?).
|
||||||
|
*/
|
||||||
|
rcc_set_hpre(clock->hpre);
|
||||||
|
rcc_set_ppre2(clock->ppre2);
|
||||||
|
rcc_set_ppre1(clock->ppre1);
|
||||||
|
/* Configure flash settings. */
|
||||||
|
flash_set_ws(clock->flash_config);
|
||||||
|
/* Select PLL as SYSCLK source. */
|
||||||
|
rcc_set_sysclk_source(RCC_CFGR_SW_PLL); //se cayo
|
||||||
|
/* Wait for PLL clock to be selected. */
|
||||||
|
rcc_wait_for_sysclk_status(PLL);
|
||||||
|
|
||||||
|
/* Set the peripheral clock frequencies used. */
|
||||||
|
rcc_ppre1_frequency = clock->apb1_frequency;
|
||||||
|
rcc_ppre2_frequency = clock->apb2_frequency;
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
void rcc_backupdomain_reset(void)
|
||||||
|
{
|
||||||
|
/* Set the backup domain software reset. */
|
||||||
|
RCC_BDCR |= RCC_BDCR_BDRST;
|
||||||
|
|
||||||
|
/* Clear the backup domain software reset. */
|
||||||
|
RCC_BDCR &= ~RCC_BDCR_BDRST;
|
||||||
|
}
|
||||||
|
|
||||||
Loading…
x
Reference in New Issue
Block a user